• Blended Learning & Flipped Classroom

Obiettivo del corso è fornire i fondamenti delle metodologie e delle tecniche di elaborazione digitale dell'informazione in particolare propedeutiche all'uso dei dispositivi elettronici configurabili FPGA e DSP.

Descrittore di Dublino 1: Conoscenza e comprensione
Risultati di apprendimento attesi:
  ·     Comprendere i principi dell’elaborazione digitale dei segnali
  ·     Conoscere i componenti basilari per l’elaborazione digitale dei segnali
  ·     Comprendere le metodologie di progetto mediante componenti di base e, in prospettiva, dispositivi elettronici configurabili (FPGA e DSP)

Descrittore di Dublino 2: Capacità di applicare conoscenza e comprensione
Risultati di apprendimento attesi:
  ·     Progettare un’architettura di elaborazione digitale a partire da un set di specifiche
  ·     Progettare l’implementazione dell’architettura di elaborazione digitale mediante componenti di base

Descrittore di Dublino 3: Autonomia di giudizio
Risultati di apprendimento attesi:
  ·     Valutare la correttezza delle architetture progettate
  ·     Individuare le tecniche e le strutture di elaborazione più adatte a specifiche applicazioni
  ·     Confrontare tra loro diverse possibilità implementative delle architetture

Descrittore di Dublino 5: Capacità di apprendimento
Risultati di apprendimento attesi:
  ·     Essere in grado di apprendere nuove tecniche e metodologie di elaborazione digitale dei segnali
  ·     Essere in grado di contestualizzare le conoscenze e competenze apprese di elaborazione digitale dei segnali in problemi applicativi reali

Programma delle lezioni

1. Principi dei sistemi elettronici digitali

• Segnali digitali
• Livelli architetturali di un sistema elettronico digitale
• Circuiti digitali CMOS
• Famiglie logiche CMOS
• Interfacciamento tra famiglie logiche CMOS

2. Algebra di Boole

• Tabella della verità
• Operazioni fondamentali
• Mappa di Karnaugh
• Ottimizzazione

3. Logica Combinatoria

• Algebra di Boole in strutture reali
• Logica CMOS
  - Transmission gate
  - Principi di sintesi
  - Ritardi di propagazione
  - Fan-in, fan-out e buffering
  - Potenza dinamica e switching activity
  - Hazards e glitching

4. Strutture Logiche Fondamentali

• Multiplexer e Demultiplexer
• Encoder e Decoder
• Look-Up Table

5. Logica Sequenziale

• Circuiti statici
  -- Latch
  -- Registro
  -- Flip-Flop
• Dalla rete combinatoria alla rete sequenziale
• Circuiti dinamici
  -- Master-Slave
  -- Shift Register
• Rigenerazione di fronti e livelli
  -- Circuiti rigenerativi

6. Timing

• Tempi di setup e di hold
• Massima frequenza operativa
• Confronto tra logica combinatoria e logica sequenziale

7. Macchine a Stati Finiti (FSM)

• Concetto di macchina a stati finiti
• Implementazioni classiche
• Sintesi di macchine a stati finiti
• Organizzazione di sistemi complessi basati su macchine a stati finiti

8. Strutture Aritmetiche

• Principali codifiche binarie
• Principio di sintesi del sommatore
  -- Half Adder
  -- Full Adder
  -- Architetture base di sommatori completi
• Moltiplicatori e Divisori
• Concetto di aritmetica ridondante
• Concetto di Configurable Computing spaziale (FPGA) e temporale (DSP)

9. Teoria dell'elaborazione pipeline

• Strutture base di elaborazione
• Throughput e latenza
• Massima frequenza operativa
• Hazards
• Interleaving

Programma di laboratorio

VHDL

• Introduzione
• Strutture di base
• Librerie e tipi
• Attributi
• Stili di programmazione
• Variabili e confronto con i segnali
• Macchine a stati
• Simulazione e testbench
• Case study implementativi di circuiti elettronici (RAM, ROM, contatori, shift register, FIFO, pattern detection, ...)

Prerequisiti fortemente consigliati sono i contenuti dei corsi:

-  Analisi Matematica 1
-  Elettrotecnica
-  Fondamenti di Elettronica
-  Fondamenti di Informatica
-  Principi di Architetture dei Calcolatori

I CFU corrispondenti al corso possono essere acquisiti solo mediante gli appelli d'esame previsti dal calendario accademico.
Ciascun appello ha per oggetto l’intero programma dell’insegnamento e consiste in una prova scritta seguita da una discussione orale della medesima.
Viene svolta una prova intermedia facoltativa nel periodo previsto dal calendario accademico. Nel caso in cui venga sostenuta la prova intermedia, il primo appello del calendario accademico può essere sostenuto per la sola parte di programma non compresa nella prova intermedia.

Modalità di verifica: Prova scritta
Descrizione e tra parentesi risultato apprendimento conseguito in riferimento ai descrittori di Dublino:
  · Risoluzione di problemi numerici di progettazione di architetture digitali di elaborazione (1)
  · Domande di carattere teorico sugli argomenti dell’insegnamento (1,2,3)

Modalità di verifica: Prova orale
Descrizione e tra parentesi risultato apprendimento conseguito in riferimento ai descrittori di Dublino:
 ·    Discussione basata sui contenuti della prova scritta (1,2,3,5)

Seconda edizione

Terza Edizione

Seconda edizione

Seconda Edizione