Il progetto di Reti Logiche consiste nella progettazione e realizzazione di un modulo in linguaggio VHDL a partire da una specifica in linguaggio naturale del suo funzionamento.

La struttura della specifica è pensata affinché il candidato utilizzi le conoscenze acquisite nell'esame di Reti Logiche per realizzare un'implementazione che sia funzionalmente  corretta, ma anche sintetizzabile usando strumenti CAD.

Conoscenza e Comprensione (DdD 1):
- Conosce I principi fondamentali della progettazione digitale tramite linguaggi di descrizione dell’hardware (HDL)

Capacità di applicare conoscenza e comprensione (DdD 2):
- Lo studente è in grado di scrivere descrizioni VHDL

Autonomia di Giudizio (DdD 3):
- Dato un problema specifico di progetto lo student è in grado di analizzarlo e di confrontare diverse alternative di implementazione,

Capacità di apprendimento (DdD 5):
- Lo studente è in grado di apprendere in maniera autonoma altri linguaggi di descrizione dell’hardware (HDL) e altri ambienti di sviluppo.

Lo scopo del corso è quello di applicare le tecniche di progettazione di circuiti complessi mediante il linguaggio VHDL e gli strumenti di sintesi usati per lo sviluppo di FPGA.

Introduzione al VHDL (derivato dal corso di RetiLogiche)
- Introduzione ai linguaggi HDL
- Livelli di astrazione: Gate level, RTL e Behavioral
- Descrizione di Circuiti combinatori e sequenziali

Introduzione a Xilinx VIVADO:
- Creazione e gestione di progetti, sintesi e simulazione.

Prerequisito del corso è la conoscenza della progettazione digitale derivata dai corsi di Architetture dei Calcolatori e Sistemi Operativi e di Reti Logiche.

L'allievo è fornito di una specifica in linguaggio naturale del modulo da realizzare. 

L'allievo consegna la base di codice in linguaggio VHDL da lui prodotta come elaborato del progetto e una relazione sull’implementazione fatta e ai risultati di sintesi. La correttezza verrà valutata attraverso una batteria di test, di cui un sottoinsieme verrà fornito all' allievo.

La valutazione è positiva se il codice risulta essere funzionante, ovvero supera l'intera batteria di test, ed implementato utilizzando buone tecniche di progettazione con giustificazione presentata nella relazione associata. Può essere richiesta la discussione orale del progetto.

In caso di valutazione insufficiente lo studente dovrà ripetere il corso nell'anno accademico successivo.