logo-polimi
Loading...
Risorse bibliografiche
Risorsa bibliografica obbligatoria
Risorsa bibliografica facoltativa
Scheda Riassuntiva
Anno Accademico 2013/2014
Scuola Scuola di Ingegneria Industriale e dell'Informazione
Insegnamento 088743 - TECNOLOGIE E PROCESSI PER LA MICROELETTRONICA
Docente Mariani Marcello
Cfu 5.00 Tipo insegnamento Monodisciplinare

Corso di Studi Codice Piano di Studio preventivamente approvato Da (compreso) A (escluso) Insegnamento
Ing Ind - Inf (Mag.)(ord. 270) - MI (419) INGEGNERIA ELETTRONICA*AZZZZ088743 - TECNOLOGIE E PROCESSI PER LA MICROELETTRONICA

Programma dettagliato e risultati di apprendimento attesi

Il corso si propone di illustrare i processi tecnologici fondamentali che permettono di realizzare un circuito integrato su silicio. Alla descrizione dei singoli "passi" costruttivi si aggiungono anche cenni all' integrazione di processo.

 

 

Programma delle lezioni:

 

  • Introduzione

-Storia dell'industria dei semiconduttori
-Cenni di fisica dei semiconduttori

  • Flusso di processo (1)

-Flusso di processo per un dispositivo CMOS

  • Il silicio

- Cenni di cristallografia ( reticoli di Bravais e principali reticoli cristallini)
- Struttura cristallografica del silicio
- Difetti cristallografici ( cenni alla termodinamica dei difetti di punto)
- Crescita del silicio (CZ)
- Cenni al processo di fabbricazione dei wafer
- Tecniche di misura della resistivita'e di osservazione del silicio

 

  • Ossidazione del silicio

- Ossido di silicio e suo ruolo nella costruzione di dispositivi integrati
- Struttura dell'ossidio di silicio

- Modello di Deal Grove per l'ossidazione del silico e sue correzioni

- Dipendenza della cinetica di ossidazione da orientazione cristallografica e drogaggio del substrato
- Ossidazione e difetti di punto
- Cariche nell'ossido e misure CV
- Tecniche avanzate di ossidazione
- Dielettrici high-K

 

  • Diffusione dei droganti in silicio

Diffusione di droganti in silicio:

- Resistività' e resistenza di strato
- Effetto dello scaling tecnologico sulla profondità' delle giunzioni e previsioni ITRS
- Leggi di Fick
- Soluzioni analitiche della seconda legge di Fick (profili lineari, gaussiani e erfc)
- Correzioni alla legge di Fick
- Diffusione e difetti di punto

- Correzioni alla legge di Fick per diffusione in presenza di campo elettrico.
- Difetti di punto e diffusione: correlazione fra parametri microscopici e macroscopici.

 

  • Impiantazione Ionica

- Struttura di un impiantatore
- Profili di concentrazione: approssimazione gaussiana e diffusione
- Profili di concentrazione: momenti di ordine >2
- Channelling
- Ion stopping: interazioni nucleari ed elettroniche
- Danno cristallografico

 

  • Litografia

-"Projection" lithography;

- Risoluzione e profondita' di fuoco

- Steppers e scanners;

- Maschere e  photo-resist

- Applicazioni avanzate ( immersione; EUV; e-beam; etc.)

 

  • Deposizione di film sottili (CVD)

Proprieta' dei film sottili e principali tecniche di deposizione
-Cenni di dinamica dei fluidi: equazione del moto viscoso e sua soluzione in casi semplici.
-APCVD: modello per la cinetica di deposizione
-LPCVD

-Cenni di fisica dei plasmi
-Tecniche di deposizione CVD assistite da plasma (PECVD,HDPCVD)

 

  • Deposizione di film sottili (PVD)

-Evaporazione
-Sputtering
-Modelli di deposizione

 

  • Attacchi

-Cenni a tecniche di attacco wet
-Attacchi in plasma:
 principali proprieta'
 tipi di reattori
 chimiche di attacco
- modelli per l'attacco in plasma

 

  • Interconnessioni


- Interconnessioni locali: siliciuri e saliciuri.
- Contatti:
*comportamento ohmico e rettificante
*tecnologie per i contatti
* roadmap ITRS
- Dielettrici: ossidi e materiali low K
- Interconnessioni:
* Il ruolo e il peso delle interconnessioni nello scaling tecnologico
* Approccio sottrattivo (alluminio)
* Approccio damascato (rame)
- Prospettive future

 

  • Flusso di processo per una memoria flash


- Il transistor a floating gate
- Array NOR e NAND
- Roadmap per memorie flash
- Flusso di processo: isolamento.

- Approcci con floating gate autoallineata
- Costruzione della cella di memoria e dei CMOS di periferia

 

Durante le ore di esercitazione saranno proposti e risolti problemi relativi ai principali argomenti trattati. Se possibile verra' organizzata una visita ai laboratori di R&D della Micron di Agrate Brianza.


Note Sulla Modalità di valutazione

E' previsto un esame scritto, seguito da un colloquio orale facoltativo. L'orale e' obbligatorio per valutazioni dello scritto inferiori a 21/30 o superiori a 28/30.


Bibliografia
Risorsa bibliografica obbligatoriaJames D. Plummer, Michael D. Deal, Peter B. griffin, Silicon VLSI Technology. Fundamentals, Practice and Modeling, Editore: Prentice Hall, Anno edizione: 2000, ISBN: 0130850373
Risorsa bibliografica facoltativaStephen A. Campbell, The Science and Engineering of Microelectronic Fabrication, Editore: Oxford University Press, USA, Anno edizione: 2001, ISBN: 0195136055

Software utilizzato
Nessun software richiesto

Mix Forme Didattiche
Tipo Forma Didattica Ore didattiche
lezione
30.0
esercitazione
20.0

Informazioni in lingua inglese a supporto dell'internazionalizzazione
Insegnamento erogato in lingua Italiano
Disponibilità di materiale didattico/slides in lingua inglese
Disponibilità di libri di testo/bibliografia in lingua inglese
Possibilità di sostenere l'esame in lingua inglese
Disponibilità di supporto didattico in lingua inglese
schedaincarico v. 1.8.1 / 1.8.1
Area Servizi ICT
30/05/2023